欢迎访问中科见微智能装备(苏州)有限公司官网,联系电话:138-2998-7201

新闻资讯

导航:中科见微首页 > 新闻资讯 > 半导体行业数字芯片:逻辑密度增速减慢,架构创新驱动技术进步

半导体行业数字芯片:逻辑密度增速减慢,架构创新驱动技术进步

发布时间:2024-04-07

数字芯片一直是半导体芯片中最核心的品类之一,其出货量巨大,对半导体工艺的依赖程度很高,常常被视为推动整个半导体行业发展的核心。因此,在MAPT路线图中,对数字芯片相关的路线图分析尤为详实。


在数字芯片的路线图中,首先引人注目的是与传统摩尔定律预测截然不同的数字。根据MAPT路线图的预测,未来十年内,晶体管密度将从目前的每平方厘米200亿增加到每平方厘米800亿,即增长4倍。相比之下,过去摩尔定律预测每18个月晶体管密度翻倍,因此在十年内晶体管密度应该增加64倍以上。从MAPT路线图的预测来看,未来晶体管密度的增长速度将远低于摩尔定律时代——未来十年的晶体管密度增长速度仅相当于过去三年的水平。


此外,近年来半导体工艺的发展表明,晶体管性能(即门延迟)的改善甚至落后于摩尔定律预测的每18个月提升40%的速度。目前每代工艺演进在集成度翻倍的同时,晶体管性能仅提升10%至20%,而未来这一增长率可能更低。因此,根据MAPT路线图,可以初步估算未来十年中随着晶体管集成度增加四倍,晶体管性能提升大约在20%至30%之间。换言之,数字芯片性能的提升不再仅依赖于晶体管性能提升,而需要借助其他方法。

20240407100836_78128.

MAPT路线图指出,数字逻辑的未来进步主要依赖于架构上的创新。主要的进步方向包括:


1. 进一步提升集成度:由于半导体工艺进步对逻辑密度提升的贡献有限,为了进一步提升集成度,需要依赖高级封装技术。高级封装技术可以通过不同的堆叠方式(如2.5D和3D)将不同的芯片粒子整合到同一封装中,有望在未来中高端芯片中得到更广泛应用,并解决先进工艺的良率问题。


2. 降低数据移动开销:随着芯片集成度的增加,数据互联的开销将成为性能和能效比的主要瓶颈。为解决这一问题,需要利用高级封装技术降低功耗,采用新架构如近内存计算和存内计算降低开销,并通过模拟和混合信号电路创新降低数据移动开销。


3. 使用专用设计架构:采用更多的专用设计架构来取代通用设计,例如使用AI加速器进行人工智能相关计算,可大幅改善能效比。在使用专用设计架构时,软硬件协同设计至关重要,因为需要考虑软件和应用层的实际需求,实现高效率。


综上所述,MAPT对数字逻辑电路的未来演进主要依赖于高级封装技术,通过利用该技术进一步提升集成度、降低数据移动开销,并实现专用架构设计的集成,从而在未来十年中继续推动芯片性能和能效比指数级提升。



TAG: 半导体/数字芯片/芯片/半导体行业观察/半导体芯片/

cache
Processed in 0.011909 Second.